

17. Verilog HDL 程序包括

- A. 模块声明
- B. 端口定义
- C. 结构体描述
- D. 信号类型声明
- E. 逻辑功能描述

18. 任务和函数的区别有

- A. 任务只可在过程语句调用
- B. 函数可以作为表达式中的一个操作数
- C. 任务可以调用函数
- D. 函数可以调用任务
- E. 任务没有返回值

19. Verilog HDL 中的变量可分为的数据类型有

- A. net
- B. double
- C. float
- D. variable
- E. char

20. 下列 Verilog 标识符中, 合法的标识符有

- A. c1_b1
- B. alu\$
- C. b3_*
- D. ladder
- E. _mux

第二部分 非选择题

三、程序填空题: 本大题共 2 小题, 每小题 5 分, 共 10 分。

21. 按要求完成计数器程序填空。

```
module Johnson(clk,clr,qout);  
    ① _____ //声明 clk,clr 为输入  
output reg[3:0] qout;  
always@ ( ② _____)//列出敏感信号  
begin if (clr) ③ _____ //计数器清零  
    else begin ④ _____ //左移一位  
        ⑤ _____ // 最高位取反, 然后赋值给最低位  
    end  
end  
endmodule
```

22. 4 选 1 数据选择器程序如下, 完成填空。

```
module mux41(out,in0,in1,in2,in3,sel);  
    ① _____; //声明 in0,in1,in2,in3 为输入  
input[1:0] sel;
```

```
    ② _____; //声明 out 为输出  
always @(in0 or in1 or in2 or in3 or sel)  
case(sel)  
    'b00 : out=in0;  
    ③ _____; //选中 in1 到输出  
    'b10 : out=in2;  
    'b11 : out=in3;  
    ④ _____; //缺省项, 输出为未知电平  
    ⑤ _____ // case 语句结束  
endmodule
```

四、名词解释题: 本大题共 5 小题, 每小题 3 分, 共 15 分。

- 23. CPLD
- 24. ASIC
- 25. JTAG
- 26. EDA
- 27. Synthesis

五、简答题: 本大题共 4 小题, 每小题 5 分, 共 20 分。

- 28. 功能仿真和时序仿真有什么差别?
- 29. 过程赋值语句有哪两种方式, 各有什么特点?
- 30. 简述基于 FPGA 的数字系统设计流程。
- 31. FPGA 和 CPLD 在结构上有什么明显区别, 各有什么特点?

六、程序设计: 本大题共 3 小题, 每小题 10 分, 共 30 分。

- 32. 设计一个 1 位全加器。
- 33. 用函数定义一个 8-3 优先编码器。
- 34. 设计实现一个简单微处理器, 根据输入的指令, 能实现四种操作, 分别为两数相加, 两数相减, 操作数加 1、操作数减 1。操作码和操作数均从输入指令中提取。操作指令一共 18 位, 最高两位为操作码, 低 8 位是第一个操作数, 中间 8 位为第二个操作数。